

교육 준비

www.emxai.net

MainAboutEducationSolutionsNews/Events/KnowledgeContact

이제 7개 과정은 각 과정을 마칠때마다 발급한 수강생인 TTA 자료를 받고 디안포트를 주 있습니다. 과정 개저안도 전용 화면에서 함께 확인합니다.

RAPA3일 차

AI 특화(RAPA): AI 기반 전자파 분석 및 시뮬레이션 기술(3일 차)

전용 자료실 입장

RAPA3일 차

AI 특화(RAPA): DRC 및 AI기반 PCB검증(3일 차)

전용 자료실 입장

RAPA전용 자료

AI 특화(RAPA): 전자제품 EMC설계와 생성형 AI활용

전용 자료실 입장

RAPA2일 차

RAPA 자체: 생성형 AI기반 EMI/SI 설계(2일 차)

전용 자료실 입장

RAPA2일 차

RAPA 자체: 생성형 AI기반 전자파 분석 및 설계(2일 차)

전용 자료실 입장

TTA2일 차

TTA:전원 Noise 저감 설계와 생성형 AI활용(2일차)

전용 자료실 입장

대학/대학원 실습 교육1일 차

대학/대학원 실습 교육: 생성형 AI기반 전자파 설계 실습

전용 자료실 입장

PWD: 78910

교재 확인

수강생 자료

이전1 / 121다음목차 보기Full Screen

≡PptxG...1 / 12156%+

전원노이즈 저감 설계와 생성형 AI 활용 (2일차)

TTA 교육

이엠엑스아이㈜

2026.8.27

EMxAI

AI-Powered EM Solutions

LIVE BOARD

과정 게시판

이 과정에 공유되는 링크·공지·실습 코드만 모아 보여줍니다. 화면은 자동으로 갱신되니 새로고침하지 않으셔도 됩니다.

08. 25. 오전 09:20 기준 · 5초마다 갱신

Notion에 올린 글

TTA교육 중 공유08. 23. 오후 04:23

Link등 공유

작업완료 0명

작업완료초기화



이름

질문이나 공유할 내용을 입력하세요.

올리기

홈페이지에서 올린 글

소개



회로 개발자를 위한 생성형 AI 활용 기초 과정(2일차)

이엠엑스아이(주)

2026.10.02

Contents

2일차

0. 개요

1. AI·LLM이해와 생성형 AI발전

2. EMI/SI 기술 변화 및 AI 적용 예시

3. Agentic Workflow

4. Z0 계산기 제작과 AI 연결

5. Differential Signal Z0 분석



6. 기술 문서에서 Design Guide추출& DRC

7. PCB Design& Simulation (시연 실습)

8. 정리

본 과정의 목적

- AI 도구를 전자파 기술 생산성 향상에 활용 위한 기초적인 Skill을 확보 함




회로 개발 업무
(전자파, EMI/SI)

LLM(Large Language Model) 기반 대표적인 생성형 AI

활용 실습 중심
(기초 이론, 예시 실습)

과정 목표(1)

- 이론과 실습으로 Agentic AI Workflow를 이해(기초)




- <https://www.emxai.net/workflow>

1차 특강 Review: Z0 계산기 제작


특성임피던스(Z_0) 개요

- 고속신호 전송선의 손실



• 내용 요약

고속신호 전송특성 분석



1) 특성임피던스(Z_0)

2) S-parameter

3) TDR/ TDT

• 전송선의 Z_0 계산

마이크로스트립 단면 (Cross-section)



- Signal Trace (신호선)
- Dielectric (유전체)
- Ground Plane (접지면)

특성 임피던스 Z_0 계산식

① 일반식 (Telegrapher)

$$Z_0 = \sqrt{\frac{R + j\omega L}{G + j\omega C}}$$

2D Solver가 단면에서

$$Z_0 \approx \sqrt{\frac{L}{C}} \quad (\text{무손실 근사, } R \cdot G \approx 0)$$

R · L · G · C
를 추출

$$G \approx \omega C \cdot \tan\delta \quad (\text{유전 손실})$$

→ 좌측 식으로 Z_0 산출

① 균일 가정 (Uniform)

- 단면이 길이 방향으로 일정(uniform)하다고 가정
- → 2D 단면 해석만으로 Z_0 산출 가능
- via·층 전환 등 불연속은 3D(HFSS) 영역

② 주파수 의존 (Broadband)

- Skin effect → R 증가, L 소폭 감소
- 유전 분산 → ϵ_{eff} · tanδ 변화
- 단일 주파수가 아닌 broadband로 추출

③ Simulator & 계산

- Ansys Q2D / 2D Extractor (FEM)
- Polar Si9000 (PCB 임피던스 표준)
- RLGC → 일반식 → Z_0 도출

• Z0계산 근사식

1) IPC "IPC-2141" style closed-form approximations (quick estimate)

(A) Microstrip (external trace over a reference plane)

$$Z_0 [\Omega] \approx \frac{87}{\sqrt{\epsilon_r + 1.41}} \ln \left(\frac{5.98 H}{0.8 W + T} \right)$$

- W : trace width
- T : copper thickness
- H : dielectric height from trace to reference plane
- ϵ_r : relative permittivity (Dk)

This form (and the note about typical accuracy band) is shown in Analog Devices MT-094.

(B) Symmetric stripline (embedded trace centered between two planes)

$$Z_0 [\Omega] \approx \frac{60}{\sqrt{\epsilon_r}} \ln \left(\frac{1.9 B}{0.8 W + T} \right)$$

- B : spacing between the two reference planes
- For symmetric stripline geometry, $B \approx 2H + T$ (as commonly defined in that note).

2) Hammerstad & Jensen family (more accurate for "uniform" lines)

A very common implementation is:

1. compute an effective permittivity ϵ_{eff} , then
2. compute Z_0 with a piecewise microstrip expression.

(A) Effective permittivity model (Hammerstad/Jensen-type)

Using the closed-form model shown in the Hammerstad/Jensen-based appendix: highfrequencyel...

Let $u = \frac{w}{h}$.

$$\epsilon_e(u, \epsilon_r) = \frac{\epsilon_r + 1}{2} + \frac{\epsilon_r - 1}{2} \left[\left(1 + \frac{10}{u} \right)^{-a(u) b(\epsilon_r)} \right]$$

$$a(u) = 1 + \frac{1}{49} \ln \left(\frac{u^4 + (u/52)^2}{u^4 + 0.432} \right) + \frac{1}{18.7} \ln \left(1 + \left(\frac{u}{18.1} \right)^3 \right)$$

$$b(\epsilon_r) = 0.564 \left(\frac{\epsilon_r - 0.9}{\epsilon_r + 3} \right)^{0.053}$$

(B) Microstrip Z_0 piecewise form (often labeled "Hammerstad" in CAD tools)

Using $\epsilon_{\text{eff}} (\approx \epsilon_e)$:

For $\frac{w}{h} \leq 1$:

$$Z_0 \approx \frac{Z_{\text{fs}}}{2\pi\sqrt{\epsilon_{\text{eff}}}} \ln \left(8 \frac{h}{w} + \frac{w}{4h} \right)$$


For $\frac{w}{h} \geq 1$:

$$Z_0 \approx \frac{Z_{\text{fs}}}{\sqrt{\epsilon_{\text{eff}}} \left[\frac{w}{h} + 1.393 + 0.667 \ln \left(\frac{w}{h} + 1.444 \right) \right]}$$

where $Z_{\text{fs}} \approx 376.73 \Omega$ (impedance of free space). 4/7/20

Claude를 이용한 Z0 계산기 만들기(Web)

- 실습-1: Microstrip의 Z0계산기를 Web Code로 제작하세요.
 - 입력 변수: Trace의 Width, Copper Thickness, Dielectric Material의 Dk, Thickness
 - 출력 값: Z0값
 - 필요 사항
 - ① PCB 단면 Display 및 Z0계산식을 적을 것
 - ② 수식은 IPC-2141을 사용,
 - * 옵션: 입력 값의 근사식 만족 여부 표시



- W : trace width
- T : copper thickness
- H : dielectric height from trace to reference plane
- ϵ_r : relative permittivity (Dk)

• Microstrip의 Z₀계산기 작성 결과-1

Microstrip Z₀ 계산기

Trace 임피던스 계산 및 단면 시각화 (IPC-2141)

입력 변수

Trace Width (W)

5

Copper Thickness (T)

1.4


Dielectric Thickness (H)

10

Dielectric Material Dk (ε_r)

4.3

Microstrip 단면 (실시간 반영)



IPC-2141 수식 보기

계산된 특성 임피던스 (Z₀)

87.55 Ω

✓ 근사식 유효 범위 만족

현재 W/H 비율: 0.50 (권장: 0.1 < W/H < 3.0)

사용된 계산 수식 (Surface Microstrip):


$$Z_0 = \left[87 / \sqrt{\epsilon_r + 1.41} \right] \times \ln \left[(5.98 \times H) / (0.8 \times W + T) \right]$$

- Z₀ : 특성 임피던스 (Ω)
- ε_r : 유전율 (Dielectric Constant)
- H : 유전체 두께 (Dielectric Thickness)
- W : 트레이스 폭 (Trace Width)
- T : 구리 두께 (Copper Thickness)

* 참고: 이 공식은 0.1 < W/H < 3.0 의 범위에서 높은 정확도를 가집니다.

공개 Z0 계산기와 결과 값 비교

- PCB업체(PCBWay) 제공 Z0계산기



https://www.pcbway.com/pcb_prototype/impedance_calculator.html

- 'PCBway Z0 Calculator' 검색

The screenshot shows the 'Trace Type' selection interface with 'Microstrip' selected. Below it, the 'Microstrip' configuration section has 'Impedance' selected. Input fields include Trace width (w) in mil, Trace thickness (t) in oz/ft², Height (h) in mm, and Dielectric constant (Er). A diagram illustrates the microstrip geometry with parameters w, t, h, and Er. The formula for Z0 is displayed:
$$Z_o \approx \frac{87}{\sqrt{\epsilon_r + 1.41}} \times \ln \left(\frac{5.98h}{(0.8w + t)} \right)$$
 The 'Calculation Result' section shows a 'Target impedance (Zo)' field set to 50 Ω.

[출처: PCBWay]

• Z0계산

0.34mm

Half oz

0.2mm

4.3(FR4)

Trace Type

☒ Microstrip

☐ Embedded Microstrip

☐ Edge Coupled Microstrip

☐ Stripline

☐ Asymmetric Stripline

☐ Broadside Coupled Stripline

☐ Edge Coupled Stripline

☐ Coplanar Waveguide

Microstrip

☒ Impedance
 ☐ Trace width

Trace width (w)
 mil

Trace thickness (t)
 oz/ft²

Height (h)
 mm

Dielectric constant (Er)

Calculation Result

 Target impedance (Zo)
 Ω

FORMULA:

$$Z_o \approx \frac{87}{\sqrt{\epsilon_r + 1.41}} \times \ln \left(\frac{5.98h}{(0.8w + t)} \right)$$

[출처: PCBWay]

제작한
계산기와
비교


※ 사용한 계산기에
따라 수 % 차이를
가진다.

복습. Gemini설치와 사용

※ Claude 사용이 어려운 경우


실습 준비 : Google Gemini 접속

- www.gemini.google.com




실습 준비 : 주요 사용 모드 및 기능

- 목적에 맞게 기능과 모드를 선택




실습 준비 : chatGPT 주요 사용 모드 및 기능



Z0 계산기 만들기(Web)

- 실습-1: Microstrip의 Z0계산기를 Web Code로 제작하세요.
 - 입력 변수: Trace의 Width, Copper Thickness, Dielectric Material의 Dk, Thickness
 - 출력 값: Z0값
 - 필요 사항
 - ① PCB 단면 Display 및 Z0계산식을 적을 것
 - ② 수식은 IPC-2141와 H-S 근사식을 사용하여 비교
- ※ 옵션: 입력 값의 근사식 만족 여부 표시



- W : trace width
- T : copper thickness
- H : dielectric height from trace to reference plane
- ϵ_r : relative permittivity (Dk)

• 결과

Microstrip Z_0 계산기

IPC-2141 및 Hammerstad-Jensen 근사식을 이용한 특성 임피던스 계산

PCB 단면 구조도

입력 변수

Trace Width (W): 10 Copper Thickness (T): 1.4

Dielectric Thickness (H): 10 Material Dk (ϵ_r): 4.2

동일한 단위 사용 요망 (mils 또는 mm)

계산된 임피던스 (Z_0)

IPC-2141

67.96 Ω

유효 조건 ($0.1 < W/H < 2.0$):

현재 W/H 비율 (Ratio): 1.0000

Hammerstad-Jensen

72.57 Ω

유효 조건 (W/H 제한):

사용된 계산식 비교

1. IPC-2141 근사식

일반적으로 $0.1 < (W/H) < 2.0$ 범위에서 유효성이 높은 경험적 수식입니다.

$$Z_0 = \frac{87}{\sqrt{\epsilon_r + 1.41}} \ln \left(\frac{5.98H}{0.8W + T} \right)$$

2. Hammerstad and Jensen 근사식 (H-S)

넓은 범위의 치수에 대해 높은 정확도를 제공하는 분석적 근사식입니다.

유효 유전율 (Effective Dielectric Constant):

$$\epsilon_{eff} = \frac{\epsilon_r + 1}{2} + \frac{\epsilon_r - 1}{2} \left(1 + 12 \frac{H}{W} \right)^{-0.5}$$

($W/H \leq 1$ 인 경우:

$$Z_0 = \frac{60}{\sqrt{\epsilon_{eff}}} \ln \left(\frac{8H}{W} + \frac{W}{4H} \right)$$


($W/H > 1$ 인 경우:

$$Z_0 = \frac{120\pi}{\sqrt{\epsilon_{eff}} \left[\frac{W}{H} + 1.393 + 0.667 \ln \left(\frac{W}{H} \right) \right]}$$

계산 값

사용 수식

C I A u d e
실습



Contents

2일차

0. 개요

1. AI·LLM이해와 생성형 AI발전

2. EMI/SI 기술 변화 및 AI 적용 예시

3. Agentic Workflow

4. Z0 계산기 제작과 AI 연결

5. Differential Signal Z0 분석

6. 기술 문서에서 Design Guide추출& DRC

7. PCB Design& Simulation (시연 실습)

8. 정리

내용 구성

1 Agentic AI 개요

목적

질문하는 AI와 실행하는 AI의 차이 이해

내용

- 질의응답→만들기→실행
- 계획·실행·결과·검증
- SI 설계·분석 사례

2 Claude 설치·활용

목적

실습용 AI 환경 준비

내용

- Claude 사용 환경·모드
- Office·Chrome 연동
- Gemini·ChatGPT 대안

3 MCP 개요

목적

AI와 내 도구를 잇는 원리 이해

내용

- MCP: 연결 표준 규약
- 원격·로컬 연결 방식
- 요청 → 도구 명령 변환

목적: AI가 도구를 직접 실행하는 구조를 이해하고 Z0 계산기·PCB 실습의 기반을 만든다

1) Agentic AI 개요


- 생성형 AI 활용

1 질의응답

질문

답변

2 만들기



게임



웹



앱

3 스스로 실행 (Agentic Workflow)

계획 → 실행 → 결과 → 검증



자료 검색




엑셀 정리



보고서

- Agentic AI 동작 흐름



도구 연결 (LTspice, 계측기, 파일)

← MCP (Model Context Protocol)

우리 방식으로 실행

← SKILL (계획·실행·검증 전 과정)

핵심


검증에서 계획으로 되돌아가는 화살표가 있어야 에이전트다. 없으면 그냥 자동화 스크립트일 뿐이다.

- AI생태계의 발전과 Agentic AI 활성화 → 일(사무직)하는 AI로 진입

AI 생태계




AI의 발전



[출처: NVIDIA GTC 2025]

2) Claude 설치 및 활용 기초

Gemini



대화 중심
(구독 AI의 경우)


1차 특강

chatGPT



Tool 연결과
Agent 기능 ↑


Claude



Tool 연결과
Agent 기능 ↑

2차 특강

- Claude 가입: www.claude.ai



• 사용 환경: Claude.ai와 Claude Desktop

Claude Desktop
Download 후 설치

구분	Claude.ai (웹 브라우저)	Claude Desktop (PC 설치)
사용 방식	브라우저에서 로그인하면 바로 사용	설치 후 내 PC에서 실행
구성	대화창, 프로젝트, 파일 업로드	대화창에 내 PC 폴더를 연결, 커넥터로 기능 확장
특징	설치가 필요 없고 어느 PC에서나 동일 업로드한 파일만 처리	폴더의 파일을 직접 읽고 결과 파일까지 생성 설치와 접근 권한 설정이 필요
적합한 작업	질의응답, 초안 작성, 자료 요약	여러 파일 취합, 대시보드·보고서 생성

같은 계정으로 두 가지 환경을 쓰며, 파일을 다루는 방식이 다릅니다

- 사용 모드 : Chat · Cowork · Claude Code

Chat

어디서

Claude.ai 웹, Claude Desktop
대화창

방식

질문하고 답을 받는 대화 단위

잘하는 일

질의응답, 초안 작성, 자료 요약

결과물

화면의 답변, 복사해서 사용

확인할 점

업로드한 파일 범위에서만 답변

Cowork

어디서

Claude Desktop의 Cowork 탭

방식

폴더 접근을 허용하고 목표를 전달

잘하는 일

여러 파일 취합, 대시보드·보고서
생성

결과물

완성된 Excel·PPT 파일

확인할 점

접근을 허용한 폴더 범위 확인

Claude Code

어디서

+ 터미널, VS Code

방식

+ 코드베이스에서 계획·실행, 변경
내용 검토

잘하는 일

코드 작성·수정, 테스트 실행,
자동화

결과물

수정된 코드와 실행 결과

확인할 점

변경 전 저장소 백업과 리뷰 필요

세 모드 모두 같은 Claude 모델을 사용하고, 파일과 도구에 접근하는 범위만 다릅니다

• Claude Desktop/ Cowork 활용 예(1/2)

오늘 어떤 도움을 드릴까요?

+ 채팅 **Cowork** Sonnet 5 높음

프로젝트 또는 폴더 수동 Output

Q 프로젝트 검색

고정됨

- 이엠엑스아이 경영 전략 및 현황
- 법인세신고 2026년 7월
- Downloads
- MCP+Surrogate+VectorDB
- 기술보증

+ 새 프로젝트

폴더 추가

활성 지우기

검토

검토

오늘 어떤 도움을 드릴까요?

+ 채팅 Cowork Sonnet 5 높음

문서 작업(Work Demo) 수동 Output

Q 프로젝트 검색

- RAPA교육 2일과정
- GraphRag LangGraph
- 뉴파워프라즈마 미팅
- 문서 작업(Work Demo)**
C:\HB PARK\1-Works\Business\Partners\동양미래대\교육내용\문서 작업(Work Demo)

이름	수정한 날짜	유형	크기
claude활용 엑셀자동화_TV_20260905.xlsx	2026-09-05 오전 9:15	Microsoft Excel 워크...	23KB
claude활용 엑셀자동화_냉장고_20260905.xlsx	2026-09-05 오전 9:14	Microsoft Excel 워크...	22KB
claude활용 엑셀자동화_휴대폰_20260905.xlsx	2026-09-05 오전 9:15	Microsoft Excel 워크...	23KB

C:\HB PARK\1-Works\Business\Partners\동양미래대\교육내용\문서 작업(Work Demo)

• Claude Desktop/ Cowork 활용 예(2/2)

폴더에 있는 3개 파일을 활용하여 전체 매출 현황을 1매 ppt로 요약해줘.

+ 채팅 Cowork Sonnet 5 높음

문서 작업(Work Demo) 수동 Output

파일 첨부 필요 없음.
기존 파일 변경 가능

명령 2개 실행함, 도구 2개 사용함, 스킬 로드함

Listed files on your computer

Read files on your computer

명령 실행함

명령 실행함

Ran skill: emxi-pptx-template

작업 중... 1분 2초

팁: 스킬을 사용하면 Claude가 매번 원하는 방식으로 정확하게 작업을 수행해요. 시도 ×

2026 년 A 전자 사업부별 매출 현황 요약


TV · 냉장고 · 휴대폰 3 개 사업부 통합 매출 · 단위: 억원 · 가상 교육용 시나리오 데이터 (Claude Excel 자동화 데모)

2026 년 연간 총매출
121.1 조원
1,211,177 억원


최대 비중 사업부
휴대폰 67.9%
연간 821,796 억원

최대 비중 국가
미국 33.3%
연간 403,295 억원


사업부별 매출 비중



월별 합산 매출 추이



국가별 매출 비중



※ 본 데이터는 동영미래교육용 Claude Excel 자동화 데모를 위해 작성된 가상 시나리오입니다 (실제 매출 아님). 작성: EMxAI · 2026-10-02

Page 1 / 1

- 확장 사용: Office · Chrome · VS Code

Claude in MS Office

어디서

Excel·PowerPoint·Word의 추가 기능 패널

할 수 있는 일

열려 있는 문서를 읽고
셀·슬라이드를 직접 편집

적합한 작업

표 정리, 수식 점검, 슬라이드
작성·수정

확인할 점

회사 Office 정책의 추가 기능 허용 여부

Claude in Chrome

어디서

Chrome 확장 프로그램

할 수 있는 일

보고 있는 페이지를 읽고
클릭·입력까지 수행

적합한 작업

웹 자료 수집·정리, 사내 시스템
반복 입력

확인할 점

로그인된 화면을 다루므로 허용
사이트 지정

Claude for VS Code

어디서

VS Code 확장

할 수 있는 일

편집기 안에서 Claude Code 실행,
변경 확인

적합한 작업


코드 수정, 리뷰, 테스트 실행

확인할 점

변경 적용 전 diff 확인

확장은 별도 도구가 아니라, 일하던 화면에서 같은 Claude를 바로 쓰는 방식입니다

- Office사용: 추가 기능 선택 → Claude입력 → 추가



- Office사용 예: 슬라이드 24, 25 직접 해보기(SKIP, 무료 버전 불가)

AI활용 예-1: PPT 문서 작업

A 커피 체인점 매출현황

지점	1월	2월	3월	4월	5월	6월	7월	8월	9월	합계
강남점	128	134	139	145	151	158	164	171	179	1369
홍대점	96	101	108	112	118	123	129	135	142	1064
광화문점	110	115	121	126	132	138	144	149	156	1191
잠실점	104	109	116	122	129	136	143	151	160	1170
여의도점	88	92	97	103	109	115	121	128	136	989
합계										


* 다음 페이지에 월별 막대 그래프, 파이차트 만들기

© 2026 EMeAI. All rights reserved.
본 교육자료의 내용, 도표 및 이미지는 저작권 보호를 받으며, 사전 서면 동의 없는 복제·배포·수정·재사용을 금합니다.


24

A 커피 체인점 매출 분석

월별 매출 추이



지점별 매출 비중



© 2026 EMeAI. All rights reserved.
본 교육자료의 내용, 도표 및 이미지는 저작권 보호를 받으며, 사전 서면 동의 없는 복제·배포·수정·재사용을 금합니다.

25

• Claude in Chrome: Chrome App Store에서 App찾아서 설치(데모 실습)

출발: 수원시청 경기도 수원시 팔달구 효원로 241
도착: 수원역 수원시

오전 10:07 - 오전 10:32 (25분)

수원시청, 수원일자리센터부터 오전 10:20
5분 12분마다

캘린더에 추가

오전 10:07 ○ 수원시청
경기도 수원시 팔달구 효원로 241

도보
약 2분, 89 미터

오전 10:20 ○ 수원시청, 수원일자리센터

92 이목동.장안힐스테이트
9분 (정류장/역 7개) · 정거장 ID: 03081

오전 10:29 ○ 수원역7번출구.AK플라자

도보
약 3분, 180 미터

오전 10:32 ○ 수원역
수원시

티켓 및 정보
경기도버스운송사업조합

수원시청에서 수원역 버스 경로

google지도에서 수원시청에서 수원역으로 버스이동 방법을 찾고, 지도상에 경로 표시 해줘.

Chrome에서 Claude 사용할 (5개 작 업)

수원시청 → 수원역 버스 경로를 지도에 표시했습니다.

총 25분 (10:07 → 10:32)

단계	내용
도보 2분 (89m)	수원시청 → 수원시청, 수원일자리센터 정류장
버스 92번 (또는 92-1)	9분, 7개 정류장 · 12분 간격
하차	수원역7번출구.AK플라자
도보 3분 (180m)	→ 수원역

지도에는 파란 굵은 선으로 버스 구간이 표시되어 있고, 오른쪽 왼쪽 패널에 단계별 상세가 열려 있습니다.

참고로 더 빠른 대안은 수원분당선 지하철 12분 (수원시청역 → 수원역, 2정거장)입니다.

자동 승인이 켜져 있습니다.
Claude가 자체적으로 실행되며 안전하지 않아 보이는 것이 있으면 일시 중지합니다. 여기에는 내 커넥티드와 Chrome의 Claude 사용이 포함되며, 고지 않는 한 적용됩니다. 자세히 알아보기

메시지를 입력하세요...


Opus 5 높음

Claude는 AI이며 실수할 수 있습니다. 응답을 다시 한번 확인해 주세요.

Google지도에서 수원시청에서 수원역으로 버스 이동 방법을 찾고 지도상에 경로를 표시 해줘.

3) MCP 개요

- 사용 툴(도구)와 Claude를 어떻게 연결할까?



- 이 단절을 메우는 표준이 MCP(Model Context Protocol)

• 툴(도구)과 Claude 연결 방식

원격

URL 커넥터

- 서버가 인터넷에서 이미 돌고 있음
- 설치 없음 — 주소만 등록
- 내 PC 파일에는 접근 불가

오늘 실습은 이 방식

로컬

설정 파일(config)

- 내 PC에서 Claude가 직접 실행
- 사전 설치 필요
- 내 파일·실행 중인 프로그램 접근 가능

KiCad 실시간 조작이 필요할 때

1 설정 → 커넥터

2 사용자 정의 커넥터 추가

3 URL 입력 후 연결

• MCP로 툴 연결 방법

주로 자체 제작 툴 연결

주로 상용 툴 연결

• 커스텀 커넥터(자체 툴) 연결 순서

1. Claude 설정 메뉴 열기

2. Claude Code 섹션에서 커넥터 메뉴 열기

3. 커넥터 목록에서 '추가' 버튼 클릭

4. 커넥터 둘러보기 또는 ... 커스텀 커넥터 추가 선택

5. 커스텀 커넥터 추가 대화 상자에서 이름과 URL 입력

커스텀 커넥터 추가

Claude를 데이터와 도구에 연결하세요. 커넥터에 대해 자세히 알아보기 또는 사전 구축된 커넥터로 시작하세요.

이름

커넥터 목록에 표시됩니다.

원격 MCP 서버 URL

자바가 MCP 요청을 주입하는 HTTPS 주소입니다(예: <https://mcp.example.com/mcp>).

신뢰할 수 있는 개발자의 커넥터만 사용하세요. Anthropic은 개발자가 제공하는 도구를 통제하지 않으며, 해당 도구가 의도한 대로 작동하거나 변경되지 않을 것을 보장할 수 없습니다.

MCP 서버를 구축하고 계신가요? [여기에서 문제를 보고하고 업데이트를 구독하세요](#)

취소 계속


```

Vercel
├─ MCP 서버
│   └─ /api/mcp
├─ z0 계산 엔진
│   └─ src/lib/z0.js
└─ 단면도 생성 엔진
    └─ src/lib/z0-diagram.js
    
```

예) <https://www.emxai.net/api/mcp>

연결 후 Claude 명령은 Tool로 전달 및 실행

- MCP연결 후 Claude가 툴을 불러서 명령 수행





핵심

AI는 장비별 명령을 외울 필요 없이, MCP라는 공통 통역사를 통해 서로 다른 도구를 같은 방식으로 사용합니다.

Workflow 구성에의 활용

- Z0 계산기는 직접 연결 실습



- <https://www.emxai.net/workflow>

Contents

2일차

0. 개요

1. AI·LLM이해와 생성형 AI발전

2. EMI/SI 기술 변화 및 AI 적용 예시

3. Agentic Workflow

4. Z0 계산기 제작과 AI 연결

5. Differential Signal Z0 분석

6. 기술 문서에서 Design Guide추출& DRC

7. PCB Design& Simulation (시연 실습)

8. 정리

과정 내용


- Z0계산기를 제작하여, Claude에 연결하여 PCB의 Z0를 계산 한다.



1) Z0 계산기 만들기

SKIP

- 실습: Microstrip의 Z0계산기를 Web Code로 제작하세요.
 - 입력 변수: Trace의 Width, Copper Thickness, Dielectric Material의 Dk, Thickness
 - 출력 값: Z0값
 - 필요 사항
 - ① PCB 단면 Display 및 Z0계산식을 적을 것
 - ② 수식은 IPC-2141을 사용,
 - ※ 옵션: 입력 값의 근사식 만족 여부 표시



- W : trace width
- T : copper thickness
- H : dielectric height from trace to reference plane
- ϵ_r : relative permittivity (Dk)

• Microstrip의 Z₀계산기 작성 예

Microstrip Z₀ 계산기

Trace 임피던스 계산 및 단면 시각화 (IPC-2141)

입력 변수

Trace Width (W)
5

Copper Thickness (T)
1.4

Dielectric Thickness (H)
10

Dielectric Material Dk (ε_r)
4.3

Microstrip 단면 (실시간 반영)

IPC-2141 수식 보기

계산된 특성 임피던스 (Z₀)

87.55 Ω

✓ 근사식 유효 범위 만족

현재 W/H 비율: 0.50 (권장: 0.1 < W/H < 3.0)

사용된 계산 수식 (Surface Microstrip):

$$Z_0 = \left[87 / \sqrt{\epsilon_r + 1.41} \right] \times \ln \left[(5.98 \times H) / (0.8 \times W + T) \right]$$

- Z₀ : 특성 임피던스 (Ω)
- ε_r : 유전율 (Dielectric Constant)
- H : 유전체 두께 (Dielectric Thickness)
- W : 트레이스 폭 (Trace Width)
- T : 구리 두께 (Copper Thickness)

* 참고: 이 공식은 0.1 < W/H < 3.0 의 범위에서 높은 정확도를 가집니다.

2) MCP로 Z0계산기를 Claude에 연결

- MCP연결을 통하여 제작된 Z0 계산기를 Claude에서 사용 가능

Microstrip Z₀ 계산기

Trace 임피던스 계산 및 단면 시각화 (IPC-2141)

입력 변수


Trace Width (W)
5

Copper Thickness (T)
1.4

Dielectric Thickness (H)
10

Dielectric Material Dk (ε_r)
4.3

Microstrip 단면 (실시간 반영)



IPC-2141 수식 보기

계산된 특성 임피던스 (Z₀)


87.55 Ω

✓ 근사식 유효 범위 만족

현재 W/H 비율: 0.50 (권장: 0.1 < W/H < 3.0)

MCP 연결

Claude



→ (연결한 Z0계산기를 이용하여) Z0를 계산해줘.

• MCP연결 순서

The image illustrates the process of connecting MCP (Model Context Protocol) to Claude. It is divided into several numbered steps:

- Step 1:** In the Claude application, click on the '설정' (Settings) icon in the left sidebar.
- Step 2:** In the settings menu, click on the 'HB · Pro' option at the bottom.
- Step 3:** In the '커넥터' (Connectors) section, click on the '추가' (Add) button.
- Step 4:** In the '커넥터 둘러보기' (Browse Connectors) dialog, click on the '... 커스텀 커넥터 추가' (Add Custom Connector) option.
- Step 5:** In the '커스텀 커넥터 추가' (Add Custom Connector) dialog, fill in the '이름' (Name) and '원격 MCP 서버 URL' (Remote MCP Server URL) fields. The URL field is highlighted with a red box and an arrow pointing to the URL provided at the bottom of the slide.

The '커스텀 커넥터 추가' dialog also contains the following text:

Claude를 데이터와 도구에 연결하세요. 커넥터에 대해 자세히 알아보기 또는 사전 구축된 커넥터로 시작하세요.

이름

커넥터 목록에 표시됩니다.

원격 MCP 서버 URL

자바가 MCP 요청을 주입하는 HTTPS 주소입니다(예: <https://mcp.example.com/mcp>).

신뢰할 수 있는 개발자의 커넥터만 사용하세요. Anthropic은 개발자가 제공하는 도구를 통제하지 않으며, 해당 도구가 의도한 대로 작동하거나 변경되지 않을 것을 보장할 수 없습니다.

MCP 서버를 구축하고 계신가요? [여기에서 문제를 보고하고 업데이트를 구독하세요](#)

취소 계속

On the right, a list of connectors is shown with their status:

- Slack
- Atlassian
- Microsoft 365
- Vercel
 - MCP 서버
 - /api/mcp
 - z0 계산 엔진
 - src/lib/z0.js
 - 단면도 생성 엔진
 - src/lib/z0-diagram.js

At the bottom, the URL <https://www.emxai.net/api/mcp> is displayed on a yellow background.

• MCP로 Claude에 연결한 툴(계산기)을 이용한 Z0계산 예

Z0계산기를 이용하여 50옴 마이크로스트립을 만들기 위한 Trace width를 계산해줘.
PCB두께 = 0.4mm, Dk = 4.3, Copper half ounce

로드된 도구, eMxAI Z0 통합 사용함

결과: Trace width ≈ 0.76 mm (0.757 mm)

입력 조건

- 구조: Microstrip (single-ended)
- 유전체 두께 $h = 0.4$ mm
- Dk (ϵ_r) = 4.3
- 도체 두께 $t = 0.0175$ mm (half oz = 0.5 oz 동박)

계산 결과

- $w = 0.7572$ mm $\rightarrow$ 검증 $Z_0 = 50.01 \Omega$
- $w/h = 1.89$, $\epsilon_{eff} = 3.268$

참고 사항

- Dk 4.3은 보통 1GHz 기준값입니다. 고주파(수 GHz 이상)에서는 Dk가 조금 낮아져 실제 Z_0 가 1~2 Ω 높게 나올 수 있습니다.
- 솔더마스크가 덮이면 Z_0 가 약 1~2 낮아지므로, 필요하면 폭을 0.72~0.74 mm로 미세 조정하는 것도 방법입니다.
- $h = 0.4$ mm가 "PCB 전체 두께"가 아니라 "신호층 $\leftrightarrow$ GND층 사이 유전체 두께"여야 정확합니다. 2층 0.4mm 보드라면 그대로 맞습니다.

차동 100 Ω 이나 stripline 조건도 필요하시면 바로 계산해 드리겠습니다.

🔍 📄 🔄 🗑



Z0 계산기 사용

https://claude.ai/cowork/cse_01PLBBppAtwW7V6x8PRJQp8x

3) PCB Design(CAD설치)

- KiCAD 설치: 'kicad download' google검색

※ PCB를 제공하고,
Z0계산 시키기



3) PCB Design(Design)

- KiCAD로 Single Ended PCB(Test Coupon) 설계

[프롬프트]

KiCad 10용 Microstrip Single ended Signal Test Coupon PCB 파일 (.kicad_pcb) 코드를 생성해줘.

[보드 사양 및 배치]

1. 규격: 2층 레이어, 보드 두께 1.0mm, 외곽 크기 100mm x 50mm
2. 도면 위치: A4 용지 중앙 배치 (Edge.Cuts 좌표: X 98.5~198.5mm, Y 80~130mm)
3. 신호선: Top(F.Cu)층에 선폭 0.3mm, 길이 80mm
4. Bottom(B.Cu)층: 보드 전체 면적을 덮는 Solid GND Zone(Net 1 "GND")

[에러 방지 필수 조건]

- ****중요****: S-Expression 코드 내부에 주석 기호(;; 또는 # 등)를 절대로 포함하지 말 것 (KiCad 불러오기 에러 발생 원인)
- 괄호 쌍을 완벽히 맞춘 유효한 .kicad_pcb S-Expression 마크업 형식으로만 출력할 것

※ Gemini 사용 가능

Gemini입력

파일 저장(.kicad_pcb)

실행 및 확인




4) 연결된 계산기로 Z0 계산하기

- Claude에서 연결한 Z0 계산기를 사용하여 Z0를 계산

MCP 연결한
Z0계산기

EMxAI Z0 통합 사용함, 로드된 도구

단면도 (Cross-section)



이 보드는 2층 표면 마이크로스트립이예요. 트레이스는 TP1에서 TP2까지 80 mm 길이로 이어지고, 뒷면 전체가 GND 기준면입니다.

Z0 계산 결과

조건	h	Z0	ϵ_{eff}
동박 두께 제외 (기본값)	0.93 mm	약 106 Ω	2.97
보드 두께 전체를 h로 사용	1.00 mm	약 109 Ω	2.96

정리하면 Z0는 약 106~109 Ω 이예요. 50 Ω 보다 훨씬 높습니다.

- 원인: 유전체 두께는 약 0.93 mm로 두꺼운데, 선폭은 0.3 mm로 좁기 때문이예요.
- 50 Ω 으로 맞추려면: 같은 스택업에서 선폭을 약 1.7~1.8 mm로 넓히거나, 4층 기판으로 바꿔 기준면을 트레이스에 가깝게 붙여야 합니다.

Contents

2일차

0. 개요

1. AI·LLM이해와 생성형 AI발전

2. EMI/SI 기술 변화 및 AI 적용 예시

3. Agentic Workflow

4. Z0 계산기 제작과 AI 연결

5. Differential Signal Z0 분석


6. 기술 문서에서 Design Guide추출& DRC

7. PCB Design& Simulation (시연 실습)


8. 정리

1) 과정 내용

- Single Ended와 동일 내용(실습 중심)




<https://www.emxai.net/web-tools/diff-pair>



2) Differential Signal 개요

- Differential Signal의 장점

핵심 원리 — 공통 노이즈는 상쇄, 신호는 차이로 복원



수신단
($V+ - V-$)

→ 노이즈(공통) 상쇄

→ 신호(차이)만 복원

싱글엔드=GND 기준 · 차동=상대 선이 기준

1

노이즈 내성

공통모드 노이즈를
수신단 차동에서 상쇄
(CMRR ↑)

긴 배선·잡음 환경
에서 신뢰성 확보

2

EMI 방출 ↓

+/- 반대 전류로
외부 자기장이
서로 상쇄

방사 노이즈 감소
EMC 인증 유리

3

저전력 고속

작은 스윙으로도
SNR 확보 →
저전력·고속 전송

USB·PCIe·HDMI 등
고속 규격 표준

4

기준 강건성

기준이 GND 아닌
상대 선이라
그라운드 바운스에 강함

기준 흔들림·전위차
영향 최소화

→ 그래서 고속·고신뢰 인터페이스는 대부분 차동(Differential Pair)을 채택

• Differential 임피던스 용어 — Zodd / Zeven / Zsingle / Zdiff

Zodd 기수 모드 임피던스	Zeven 우수 모드 임피던스	Zsingle 단일선 임피던스	Zdiff 차동 임피던스
정의 두 선에 반대 극성(+/-) 신호가 흐를 때 각 선이 느끼는 임피던스	정의 두 선에 같은 극성(+/+) 신호가 흐를 때 각 선이 느끼는 임피던스	정의 옆 선의 결합(coupling)이 없다고 가정한 원래의 Z0	정의 실제 설계에서 맞춰야 하는 목표 임피던스
사용 이유 실제 differential 신호의 동작 방식과 동일 → Zdiff 계산 기준	사용 이유 공통 모드 노이즈 해석 기준 → EMI 평가에 사용	사용 이유 Zodd / Zeven의 기준점 (결합이 없어지면 셋 다 수렴)	사용 이유 신호 무결성(SI) 관리 지표 (예: USB/PCIe = 90Ω)

상관식 (Relations)

$$Z_{diff} = 2 \times Z_{odd}$$

$$Z_{comm} = Z_{even} / 2$$

💡 엔지니어링 포인트: 두 트레이스 간격(S)이 멀어져 결합(coupling)이 사라지면 $Z_{odd} = Z_{even} = Z_{single}$ 로 수렴 — 즉 differential 구조도 결국 독립된 단일선 거동에 가까워짐

• Zdiff 계산 — 2D Field Solver vs 근사식

2D Field Solver 방식

- 1 L, C 2x2 행렬 계산 (L_{11}, L_{12} / C_{11}, C_{12})
- 2 Odd-mode 결합: $L_{odd}=L_{11}-L_{12}$, $C_{odd}=C_{11}+C_{12}$
- 3 $Z_{odd} = \sqrt{L_{odd} / C_{odd}}$
- 4 $Z_{diff} = 2 \times Z_{odd}$

정확 · 결합 성분 완전 반영 · 계산 부하 큼

근사식 방식 (IPC-2141)

- 1 Single-ended Z_0 계산 (기존 계산기 그대로)
- 2 간격(S), 두께(H) 비율 반영
- 3 $Z_{diff} \approx 2 \times Z_0 \times (1 - 0.48 \times e^{(-0.96 \times S/H)})$

$$Z_{diff} \approx 2 \times Z_0 \times (1 - 0.48 \times e^{(-0.96 \times S/H)})$$

실무적 · 계산 빠름 · 곡선맞춤(curve-fit) 기반 근사

정리


Field Solver = 결합 행렬(L, C)을 직접 풀어 정확한 값을 구하는 이론적 접근

IPC-2141 근사식 = Single-ended Z_0 에 간격 보정(S/H)만 곱해 빠르게 추정하는 실무적 접근

• 실습 5-1. Microstrip Line의 Zdiff계산

Microstrip Line의 Zdiff값을 계산하는 Web 코드를 작성해줘.

- 입력 값: Trace width, Trace간 Space, 유전체 높이, Copper두께, 유전율
- 입력값은 Slide menu로 변화할 수 있도록 해줘
- 전송선의 단면도를 우측에 plot



제작한 Zdiff계산 결과와 PCBway계산결과 확인 要

• 실습 5-1. Microstrip Line의 Zdiff계산

Microstrip Line differential Signal의 Zdiff값을 계산하는 Web 코드를 작성해줘.

- 입력 값: Trace width, Trace간 Space, 유전체 높이, Copper두께, 유전율
- 입력값은 Slide menu로 변화할 수 있도록 해줘
- 전송선의 단면도를 우측에 plot



Zdiff

• 실습 5-1 결과

차동 마이크로스트립 임피던스 (Z_{diff}) 계산기

Trace Width, Space, 유전체 두께에 따른 차동 임피던스와 단면을 실시간으로 확인하세요.

입력 변수 설정

Trace Width (W) 0.8 mm

Trace Space (S) 0.8 mm

Dielectric Height (H) 0.5 mm

Copper Thickness (T) 0.035 mm

Dielectric Constant (Dk) 3.3

사용된 계산식:

$$Z_0 = \frac{87}{\sqrt{\epsilon_r + 1.41}} \ln \left(\frac{5.98H}{0.8W + T} \right)$$

$$Z_{diff} = 2Z_0 \left(1 - 0.48e^{-0.96 \frac{S}{H}} \right)$$

단일 종단 임피던스 (Z_0)

59.66 Ω

차동 임피던스 (Z_{diff})

107.00 Ω

실시간 단면도

Auto-scaled



• 실습 5-2. Microstrip Line의 Zdiff계산 + Trace간 간격 영향 plot


Microstrip Line의 Zdiff값을 계산하는 코드를 작성해줘.

- 입력 값: Trace width, Trace간 Space, 유전체 높이, Copper두께, 유전율
- 입력 값은 Slide menu로 변화할 수 있도록 해줘
- 전송선의 단면도를 우측에 plot
- 각 변수 조건에서 Trace간 거리의 영향을 plot하는 내용을 포함해줘.

3. Test PCB 설계

• Differential Signal PCB 설계

※ Gemini에서 Demo 후 실습



테스트 쿠폰 사양 및 특성 임피던스

항목	사양 값	비고
보드 크기	100 mm × 50 mm	가로 × 세로
레이어 스택업	2-Layer (Top / Bottom)	전체 두께 1.0 mm (FR-4)
유전율 (ϵ_r)	4.4	표준 FR-4 기준
동박 두께	1 oz (0.035 mm)	Top/Bottom 동일
선폭 (W) / 간격 (S)	0.3 mm / 0.5 mm	Microstrip Differential Line
선로 유효 길이 (L)	80 mm	측정 구간 길이

KiCad 10용 Microstrip Differential Signal Test Coupon PCB 파일(.kicad_pcb) 코드를 생성해줘.

[보드 사양 및 배치]

1. 규격: 2층 레이어, 보드 두께 1.0mm, 외곽 크기 100mm x 50mm
2. 도면 위치: A4 용지 중앙 배치 (Edge.Cuts 좌표: X 98.5~198.5mm, Y 80~130mm)
3. 신호선: Top(F.Cu)층에 선폭 0.3mm, 간격 0.5mm, 길이 80mm 차동 패턴(DIFF_P, DIFF_N) 배치
4. Bottom(B.Cu)층: 보드 전체 면적을 덮는 Solid GND Zone(Net 1 "GND") 설정
5. Via: 스티칭 비아를 포함한 모든 via 요소를 완전히 제외할 것 (via 항목 생성 금지)
6. 실크스크린: 보드 사양 정보 텍스트 포함

[에러 방지 필수 조건]

- ****중요****: S-Expression 코드 내부에 주석 기호(;; 또는 # 등)를 절대로 포함하지 말 것 (KiCad 불러오기 에러 발생 원인)
- 괄호 쌍을 완벽히 맞춘 유효한 .kicad_pcb S-Expression 마크업 형식으로만 출력할 것

• 제작한 계산기로 Claude에서 Z0계산

※ Claude Demo(Claude pro 필요)



Zdiff 계산 결과 (IPC-2141 근사식)

항목	값
Zdiff	약 156 Ω
한 선만 볼 때의 임피던스 (Z0 single)	109 Ω
Zodd	78 Ω
두 선의 결합으로 낮아진 비율	28.6 %
실효 유전율 (εeff)	2.71
전파 지연	5.49 ps/mm, 80 mm 선로에서 약 0.44 ns

판정: USB와 PCIe 기준인 90 Ω, LVDS 기준인 100 Ω보다 훨씬 높아요. 90 Ω 대비 +74 %라서 조정이 필요합니다.

- **원인:** 기준면까지의 거리(h = 0.93 mm)가 선폭에 비해 너무 멀어요. W/h가 0.32밖에 안 됩니다.
- **개선 방향:** 2층 1.0 mm 보드에서는 선폭을 아주 넓혀야 해서 현실적이지 않아요. 4층 기판으로 바꿔 h를 0.1~0.2 mm로 줄이는 것이 일반적인 방법입니다.

참고할 점

- 파일에 stackup 정보가 없어서 FR-4 εr = 4.3, 1oz 동박으로 가정했어요.
- 이 근사식에는 솔더마스크가 반영되지 않습니다. 솔더마스크가 있으면 Zdiff가 수 Ω 정도 더 낮아져요.
- 실제 제작 전에는 PCB 제조사 계산값이나 field solver로 다시 확인하는 것이 좋아요.

※ 현재 2층 구조와 4층 개선안을 나란히 비교한 그림은 블록 다이어그램으로 보면 더 이해하기 쉬워요. 원하시면 요청해 주세요.

목표 90 Ω 또는 100 Ω에 맞는 W와 S 조합을 계산해 드릴까요?

🔍 🔍 🔍 🔍

• 목표 값을 만족하는 설계 안 찾기

※ Claude Demo(Claude pro 필요)

목표 90 Ω 또는 100 Ω에 맞는 W와 S 조합을 계산해 드릴까요?

목표 90 Ω에 맞는 조합을 계산해줘

Microstrip Diff Z0 통합 사용함, 로드된 도구

목표 Zdiff = 90 Ω 조합 (IPC-2141 근사식, FR-4 er 4.3, 1oz 동박)

A. 현재 2층 1.0 mm 보드를 유지하는 경우 (h = 0.93 mm)

안	선폭 W	간격 S	Z0 single	비고
A-1	1.19 mm	0.50 mm (현재)	63 Ω	현재 간격 그대로, 선폭만 키움
A-2	0.87 mm	0.20 mm	74 Ω	결합을 강하게 해서 선폭을 줄인 안

문제점: 선폭이 약 1 mm에 가까워요. 그래서 커넥터나 IC 핀에 연결할 때 폭이 크게 달라지는 불연속이 생기고, 배선 밀도도 나빠집니다. **테스트 쿠폰 용도로만 쓸 만해요.**

B. 4층 기판으로 바꾸는 경우 (권장)

안	h (L1-L2)	선폭 W	간격 S	Z0 single
B-1	0.20 mm	0.285 mm	0.20 mm	55 Ω
B-2	0.10 mm	0.14 mm	0.15 mm	51 Ω

장점: B-1은 현재 선폭(0.3 mm)을 거의 그대로 쓸 수 있어요. 그래서 레이아웃을 가장 조금 바꾸고도 90 Ω에 맞출 수 있습니다.

정리하면

- 지금 보드를 그대로 쓰는 쿠폰이라면 **A-1 (W 1.19 / S 0.5 mm)** 이 적합해요.
- 실제 USB 설계라면 **B-1 (4층, h 0.2 / W 0.285 / S 0.2 mm)** 을 추천합니다.

참고할 점

- 솔더마스크를 넣으면 Zdiff가 수 Ω 정도 낮아져요. 그래서 실제 설계에서는 W를 조금 줄여서 보정해야 합니다.
- 제작 전에는 PCB 제조사 stackup 계산이나 field solver로 다시 확인하는 것이 좋아요.

※ A안과 B안의 단면을 나란히 비교한 그림은 블록다이어그램으로 보면 더 이해하기 쉬워요. 원하시면 요청해 주세요.

원하시는 안을 골라 주시면 KiCad 파일 수정도 도와드릴게요.

Contents

2일차

0. 개요

1. AI·LLM이해와 생성형 AI발전

2. EMI/SI 기술 변화 및 AI 적용 예시

3. Agentic Workflow

4. Z0 계산기 제작과 AI 연결

5. Differential Signal Z0 분석

6. 기술 문서에서 Design Guide추출& DRC

7. PCB Design& Simulation (시연 실습)

8. 정리

1) AI가 설계한 USB 전송선의 DRC


- Gemini로 PCB Viewer 제작하기(Json Format)

※ Gemini에게 json특징 물어보기

USB3_ACcap_
Lab_NoVoid_g
eometry

첨부 형식의 PCB를 plot하는 web code를 작성해줘

Google Drive에 있는
USB3_Accap~.json활용



2) 형상 규칙 기반 DRC(Guide추출)

- 기술자료에서 Guide 추출



첨부 기술 자료의 명칭, 내용, 성격을 테이블로 만들고,
PCB Layout설계GUIDE 및 DRCUSB superspeed TX전송 중 Zdiff와 AC decap관련 설계
Guide를 엑셀로 정리해줘.

← 출력 형식 추가
: 권장, 필수 표시

※ 작업 방법:

1. Claude Pro구독자
Claude Desktop에 별도 폴더를 제작하여 관련 파일을 설치하여 작업
2. Gemini 사용자(품질 및 완성도는 상대적으로 낮을 수 있음)
엑셀 첨부하여 진행

추출된 Guide → 검증을 통해 확정 필요(양식, 방법 등은 변경 가능)

첨부 기술 자료의 명칭, 내용, 성격을 테이블로 만들고,
PCB Layout설계GUIDE 및 DRCUSB superspeed TX전송 중 Zdiff와 AC decap관련 설계
Guide를 엑셀로 정리해줘.

명령 9개 실행함, 3개 파일 읽음, 스킴 로드함

첨부하신 TI 문서 3종을 엑셀 파일 하나로 정리했어요. 시트는 5개입니다.

첨부 기술자료 요약

문서	명칭	종류	주요 내용	성격
SLLA414A (2026 개정, 23 쪽)	High-Speed Layout Guidelines for Signal Conditioners and USB Hubs	Application Note	USB, HDMI, DP, PCIe, SATA 프로토콜별 기준 값 표 + 일반 배선, 자동 배선, Via, SMD Void, 스택업 규칙	최신 범용 가이드. 규칙을 정할 때 1차 기준으로 쓰기 좋아요
SLLU149E (2016 개정, 45 쪽)	TUSB73x0 Board Design and Layout Guidelines	User's Guide	TUSB73x0 전원·리셋, 4층 스택업, USB/PCIe 배선, TX Cap 값·크기·배치 순서, ESD, Redriver, EVM 회로도	특정 디바이스용 가이드. EVM을 바탕으로 한 구체적 수치가 있어요
SPRAAR7J (2023 개정, 21 쪽)	High-Speed Interface Layout Guidelines	Application Note	Fiber weave 대책, 기준면, 간격, Via, SMD Void + 부록의 SoC별 정량 한계표	SoC용 범용 가이드. 부록 한계표는 DRC 값을 정할 때 쓸 수 있어요

PCB Layout 설계 Guide (USB SuperSpeed 중심)					
● = SS TX 핵심 항목, ○ = 일반/참고. 1 mil = 0.0254 mm					
ID	분류	가이드 내용	기준값	참조 (문서 §)	중요도
LG-01	임피던스	USB 3.2 SuperSpeed 차동 90 Ω ±15 %, 단일 45 Ω ±15 %	90 Ω ±15 %	SLLA414 §2.2 / SLLU149 §5.4	●
LG-02	임피던스	SoC 계열 SS SSTX/SSRX 차동 임피던스 한계 83.7~96.3 Ω	90 Ω ±7 %	SPRAAR7 Table A-2, A-3	●
LG-03	임피던스	제조 편차에 강하도록 목표 임피던스에 최대한 가깝게 설계. 제조사 계산 툴 사용	-	SLLA414 §3.1	●
LG-04	임피던스	BGA/패키지 탈출 후 선폭을 일정하게 유지	-	SLLA414 §4.2 / SPRAAR7 §3.2	●
LG-05	길이·Skew	SS 쌍 내부(P/N) 길이 차이	≤ 5 mil	SLLU149 §5.4 / SPRAAR7 Table A-2	●
LG-06	길이·Skew	USB 3.2 intra-pair skew 규격 15 ps/m, TI 권장 5 mil	≤ 5 mil	SLLA414 §2.2	●
LG-07	길이·Skew	길이 매칭은 불일치가 생기는 끝(디바이스 쪽)에서 serpentine으로 보정	-	SLLA414 §3.3 / SLLU149 §5.2 / SPRAAR7 §2.3	●
LG-08	길이·Skew	Via·직렬 Cap·커넥터로 나뉜 구간마다 P/N 길이 매칭. 합계 5 mil 미만 (PCIe 기준, SS에도 동일 유효)	구간 합계 < 5 mil	SLLU149 §7.2 (4)	●
LG-09	길이·Skew	Serpentine 형상: W 6 mil-A 8 mil일 때 B ≥ 16 mil, C ≥ 18 mil	B≥16, C≥18 mil	SLLA414 §3.3	○
LG-10	길이·Skew	TX와 RX 쌍끼리는 길이를 맞추지 않아도 됨	-	SLLA414 §3.3 / SLLU149 §5.4	○
LG-11	길이·Skew	SS 쌍 총 길이 (USB 컴플라이언스 채널 기준). 길면 Redriver 고려	≤ 8 inch	SLLU149 §5.4, §12	●
LG-12	길이·Skew	SoC(AM57xx) SS 총 길이	≤ 3500 mil	SPRAAR7 Table A-2	○
LG-13	기준면·리턴	고속 신호는 끊이지 않는 GND 기준면 위로. split-void 횡단 금지, 전원면 기준 비권장	-	SLLA414 §3.5 / SPRAAR7 §2.4 / SLLU149 §4.3	●
LG-14	기준면·리턴	split 횡단이 불가피하면 stitching 커패시터를 횡단부 가까이 배치	≤ 1 μF	SLLA414 §3.5 / SPRAAR7 §2.4	○
LG-15	기준면·리턴	기준 GND가 바뀌면 신호 Via 주변에 GND stitching via를 대칭 배치	≤ 200 mil (중심간)	SLLA414 §3.5 / SPRAAR7 §2.4	●
LG-16	기준면·리턴	기준면의 Void로부터 이격 (단, SMD 패드 Void에는 적용 안 함)	≥ 1.5 × W	SLLA414 §4.2 / SPRAAR7 §3.2	●
LG-17	기준면·리턴	기준면 가장자리로부터 이격	≥ 90 mil	SLLA414 §4.2 / SPRAAR7 §3.2	●
LG-18	기준면·리턴	서로 참조하지 않는 plane끼리 겹치지 않게 (원치 않는 용량)	-	SLLA414 §3.5 / SPRAAR7 §2.4	○
LG-19	배선층	가능하면 GND가 인접한 Top/Bottom(마이크로스트립)에 배선. Stripline 비권장	-	SLLA414 §4.2 / SPRAAR7 §3.2 / SLLU149 §5.4	●
LG-20	간격·Crosstalk	차동쌍 간 간격 5W (W 6 mil → 30 mil)	≥ 5W	SLLA414 §4.1 / SPRAAR7 §3.1	●
LG-21	간격·Crosstalk	다른 신호와 keep-out	≥ 30 mil	SLLA414 §4.1 / SPRAAR7 §3.1	●
LG-22	간격·Crosstalk	클록 주기 신호와 keep-out	≥ 50 mil	SLLA414 §4.1 / SPRAAR7 §3.1	●
LG-23	간격·Crosstalk	TX-RX 쌍 간 5W. 불가하면 최대한 띄우고 GND fill, 또는 서로 다른 면에 배선	≥ 5W	SLLU149 §5.4	●
LG-24	간격·Crosstalk	일반 신호 3W, 클록은 반드시 3W	≥ 3W	SLLU149 §4.4	○
LG-25	대칭·굴곡	P/N을 대칭·평행 배선. 패키지 breakout은 패키지에서 0.25 inch 이내	≤ 0.25 inch	SLLA414 §4.3 / SPRAAR7 §3.3	●
LG-26	대칭·굴곡	굴곡 최소화, 굴곡각은 135° 초과 (90° 금지)	> 135°	SLLA414 §4.11 / SPRAAR7 §3.11	●
LG-27	Via	Via stub 길이. 초과 시 back-drill	< 15 mil	SLLA414 §4.5, 4.6 / SPRAAR7 §3.6, 3.7	●
LG-28	Via	신호 Via anti-pad는 가능한 크게, 모든 층에 적용. 비기능 패드(NFP) 금지	≈ 30 mil	SLLA414 §4.8 / SPRAAR7 §3.8	●
LG-29	Via	P/N Via 개수 동일, 등간격	P = N	SLLA414 §4.9 / SPRAAR7 §3.9	●
LG-30	Via	USB3 차동 트레이스당 Via 개수 (AM57xx/K2)	≤ 2	SPRAAR7 Table A-2, A-3	●
LG-31	Via	Via 1개당 최대 길이 약 2 inch 감소 (PCIe 5 Gb/s 기준)	-2 inch/via	SLLU149 §7.2 (6)	○

2) 형상 규칙 기반 DRC(DRC)

- 추출한 DR을 이용한 DRC

json형식의 PCB를 엑셀 중 DR로 DRC하여 ppt로 결과를 요약해줘.

※ Cowork에서 폴더를 공유하고, 해당폴더에 DR(엑셀)과 PCB(json) 설치

명령 9개 실행함, 6개 파일 읽음, 도구 3개 사용함

- Listed files on your computer
- Read files on your computer
- Compare JSON and read DRC rules from user's xlsx
- Check shapely availability
- Install shapely
- drc_check.py 생성됨
- Run DRC checker on PCB JSON
- Render DRC violation board map
- map.png 읽음
- Prepare assets
- build_ppt.js 생성됨
- Build DRC deck, validate, render
- slide-1.jpg 읽음
- slide-2.jpg 읽음
- slide-3.jpg 읽음

PCB.JSON(USB3_ACcap_Lab_NoVoid)을 엑셀 'DRC Rules' 시트의 17개 규칙으로 검사했어요. 결과는 5장짜리 PPT로 정리해서 '2차 교육' 폴더에 **EMxAI_USB3_DRC_Report.pptx**로 저장했습니다.

결과: OK 12개 · NG 4개 · N/A 1개

NG	측정값 / 기준	원인
DRC-16 AC Cap 패드 Void	0 % / 100 %, 2층 이상	Void가 없어서 Zdiff가 82.3 Ω까지 떨어져요
DRC-08 Via stub 길이	1.54 mm / 0.381 mm 미만	Type-A 커넥터 핀 4개를 Top 층에서 연결해서, 핀 아래쪽이 stub처럼 남아요
DRC-12 기준면 Void 이격	0.153 mm / 0.24 mm 이상	TX1_P 사선 구간이 SSRX_N via의 anti-pad 바로 옆을 지나가요
DRC-11 기준면 가장자리 이격	0.52 mm / 2.286 mm 이상	HOST 신호 4개를 보드 끝까지 배선했어요. 실습용으로 Host 연결을 가정해 단순화한 구간입니다

DRC-12는 새로 발견된 문제예요. 이전 엑셀 점검에서는 보이지 않았고, 이번에 형상으로 거리를 계산하면서 찾았습니다. TX 신호가 RX via의 GND Void 바로 옆을 지나가서 TX 임피던스가 흔들릴 수 있어요.

예외로 처리한 항목

- 다른 신호와의 이격(DRC-04) 9건과 차동쌍 간 간격(DRC-06) 6건은 위반이 있었지만 OK로 처리했어요.
- 모두 IC 핀(0.5 mm 피치)이나 커넥터 핀 근처라서 피할 수 없는 구간이기 때문입니다.

• DRC에 사용한 도구와 결과

어떤 도구를 사용했어?

이번 DRC는 KiCad DRC나 KiCad MCP를 쓴 것이 아니에요. 제가 직접 짰 Python 검사 스크립트로 계산했습니다.

단계	사용한 도구	한 일
파일 가져 오기	컴퓨터 연결 도구 (폴더 파일 복사)	'2차 교육' 폴더의 JSON과 엑셀을 작업 공간으로 가져옴
규칙 읽기	Python <code>openpyxl</code>	엑셀 'DRC Rules' 시트의 17개 규칙과 기준값(mm) 읽기
DRC 계산	Python <code>shapely</code> (기하 계산 라이브러리)	트레이스, 패드, via, anti-pad를 도형으로 바꿔 거리·길이·각도·skew를 계산
위반 맵	Python <code>matplotlib</code>	보드 평면도에 NG 위치 표시
PPT 작성	<code>pptxgenjs</code> + EMxAI 템플릿 스킴	5장 텍 생성, 차트는 PPT 기본 차트로 넣음
품질 확인	LibreOffice, pptx 검증 스크립트	슬라이드를 이미지로 렌더링해 확인하고 파일 오류 검사
저장	컴퓨터 연결 도구	결과를 '2차 교육' 폴더에 저장

이 방식의 한계도 알려 드릴게요.

- 정식 DRC 엔진이 아니에요. KiCad DRC를 대신하지는 못하고, JSON에 있는 형상만 봐요.
- 패드 모양은 근사했어요. roundrect 패드는 사각형으로 계산했습니다.
- 일부 판정은 제가 직접 정한 기준이에요. "breakout 예외"(IC 주변 반경 약 7.7 mm)와 "커넥터 진

[결과 요약, Slide-1]

USB3 PCB DRC 결과 요약

검사 대상
USB3_ACCap_Lab_NoVoid_geometry.json (TUSB1002A, 4층)
USB_SS 넷 12개: TX1-SSTX-SSRX-HOST_TX/RX (P/N)
검사 기준
EMxAI_USB3_SS_Layout_Guide.xlsx > DRC Rules 17개
(T1 SLLA414A · SLLU149E · SPRAARTJ, W = 0.16 mm)
검사 방법
JSON 형상을 구리 도형으로 변환해 거리·길이·각도 자동 계산

12


OK 규칙

4

NG 규칙

1

N/A 규칙



17개 규칙 중 4개 NG: Cap 패드 Void, 커넥터 핀 stub, anti-pad 근처, plane 끝 이격

■ 빨강 = 조치 대상 (12건) ■ 하늘 = IC 핀·커넥터 핀 근처 breakout 예외 (15건)

1 / 5

• DRC 결과 상세

[결과 요약, Slide-2~5]


규칙별 DRC 결과 (17개)

ID	규칙	기준	측정 결과	판정
DRC-01	SS 뿔 내부 skew	≤ 5 mil (0.127 mm)	최대 0.083 mm (3.3 mil, USB3_RX)	OK
DRC-02	SS 뿔 길이 (USB 재배)	≤ 8 inch (203.2 mm)	최대 22.2 mm (USB3_RX)	OK
DRC-03	SS 뿔 길이 (SoC AMS7x0)	≤ 3500 mil (88.9 mm)	최대 22.2 mm	OK
DRC-04	다른 신호와 이격	≥ 30 mil (0.762 mm)	일반 배선 구간 위반 0건 (breakout 예외 9건)	OK
DRC-05	클럭주기 신호와 이격	≥ 50 mil (1.27 mm)	CLK net 없음	N/A
DRC-06	차동쌍 간 간격 SW	≥ 5W (0.80 mm)	일반 배선 구간 위반 0건 (breakout 예외 6건)	OK
DRC-07	Via 개수	≤ 2 / 트레이스	RX P-N 각 2개, TX 0개	OK
DRC-08	Via stub 길이	< 15 mil (0.381 mm)	신호 via 0 mm / 커넥터 핀 약 1.54 mm	NG
DRC-09	Via anti-pad 지름	≥ 30 mil (0.762 mm)	via 0.85 mm, 커넥터 핀 1.60 mm (In1-In2)	OK
DRC-10	GND stitching via 거리	≤ 200 mil (5.08 mm)	최근접 0.65~1.55 mm	OK
DRC-11	기준면 가공자리 이격	≥ 90 mil (2.286 mm)	HOST 4개 net 0.52 mm	NG
DRC-12	기준면 Void 이격 1.5W	≥ 1.5W (0.24 mm)	최소 0.153 mm, 3건 (TX1_P 1건 + RX 뿔 내부 2건)	NG
DRC-13	패키지 breakout 길이	≥ 250 mil (6.35 mm)	TX 0.64 / RX 1.64 / HOST 0.63 mm	OK
DRC-14	굴곡각	> 135°	최소 135°	OK
DRC-15	AC Cap 패키지	≤ 0402	C1-C2 0402	OK
DRC-16	AC Cap 패드 Void	패드 100 % ≥ 2층	Void 0 % (In1-In2 연속)	NG
DRC-17	테스트 포인트-stub	0개	테스트 포인트 0, 분기 0	OK

DRC-04-06은 위반이 모두 IC 핀 탈출부 커넥터 핀 근처라 breakout 예외로 OK 처리 (상세 5쪽)

2 / 5

위반 위치 맵



DRC-16 AC Cap 패드 아래 Void 없음
C1-C2 (y 21.0), In1-In2 GND 연속

DRC-08 Type-A 핀 stub 1.54 mm (61 mil)
SSTX-SSRX 4개 핀을 Top(F.Cu)에서 연결

DRC-12 In1 anti-pad와 0.153 mm
TX1_P 사선 ↔ SSRX_N via anti-pad (기준 0.24 mm)

DRC-11 plane 끝과 0.52 mm
HOST_TX/RX 4개 net이 보드 상단 끝까지 배선

참고: 원 사각형 = breakout 예외 구간 (IC 핀 0.5 mm 피치, 커넥터 핀 홀트)

3 / 5

NG 4건: 원인과 조치

DRC-16 AC Cap 패드 Void

기준 100 % 2층 | 현재 0 %

원인: 패드 용량으로 TDR dip 82.3 Ω (~7.8 Ω)

조치: C1-C2 각각 아래 In1(In2) Void: Vx 2.2 × Vy 0.7 mm
→ 서포가이드 적용 89.5 Ω

DRC-08 커넥터 핀 stub

기준 < 0.381 mm | 현재 1.54 mm

원인: Through-hole Type-A를 Top에서 연결 → 핀 하단 stub

조치: B.Cu에서 핀 연결 (via 추가 시 트레이스당 ≤ 2 유닛)
또는 SMT 리플터를 검토, HFSS로 영향 확인

DRC-12 anti-pad 근접

기준 ≥ 0.24 mm | 현재 0.153 mm

원인: TX1_P 45° 구간이 SSRX_N via의 In1 Void 옆을 지남

조치: TX1_P 사선 구간을 0.1 mm 이상 바깥으로 이동
또는 RX via 뿔 위치 조정 (RX 뿔 내부 2건은 주의)

DRC-11 plane 끝 이격

기준 ≥ 2.286 mm | 현재 0.52 mm

원인: HOST 4개 net을 Host 연결 가정으로 보드 끝까지 배선

조치: 실습을 단순화 구간 설계 설계는 Host 커넥터 plane을 확장해
가장자리에서 2.3 mm 이상 확보

4 / 5

예외·주의 항목과 다음 단계

Breakout 예외로 처리한 항목

ID	규칙	건수	최소	주요 위치
DRC-04	다른 신호 30 mil	9건	0.26 mm	U1 미연결 핀, J1 VBUS-D+ 핀
DRC-06	차동쌍 간 SW	6건	0.35 mm	TX1_P ↔ SSRX_N via (IC 근처)

주의

- TX1_P와 SSRX_N via가 0.35 mm → IC 근처 TX ↔ RX 결합, RX via를 TX에서 더 띄우면 DRC-12와 함께 해결
- IC쪽 RX via 뿔(y 11.0)은 GND stitching via가 함목(왼쪽)에만 있을 → 대칭 추가 권장 (DRC-10)
- RX skew 3.3 mil: 기준 5 mil 이내지만 IC 탈출부 F.Cu 길이 차이에서 발생

다음 단계

- AC Cap 패드 Void 적용 (2.2 × 0.7 mm)
- 커넥터 핀 연결층 변경 (B.Cu)
- TX1 사선 경로 RX via 위치 수정
- DRC 재실행 (같은 17개 규칙)
- HFSS 재해석: TX_Accap · RX_via 영역

△, JSON 형상 기반 자동 검사 결과. KiCad DRC 체크는 CAM 검토와 함께 확인 필요 (roundrect 패드는 사각형으로 근사)

5 / 5

3) 물리 기반 DRC

- Claude에 연결된 Zdiff 계산기 활용

USB3_ACcap...
eometry.json

JSON

첨부 PCB의 TX중 등간격 상태의 Zdiff를 계산해줘.

2개의 통합 사용됨

USB3_TX 등간격 구간
TX1(IC에서 Cap까지)과 SSTX(Cap에서 커넥터까지)의 평행 구간은 모두 중심 간격 0.31mm로 같아요. 직선 구간과 45° 사선 구간도 모두 같은 간격이라서, 등간격 구간의 단면 조건은 하나입니다.

W=0.16 S=0.15 W=0.16 (mm)
← F.Cu TX_P / TX_N (t = 35 μm, 위에 Mask 10 μm)

Prepreg FR-4 (εr 4.3) h = 0.10 mm
← In1.Cu GND

Zdiff 계산 결과

계산 엔진	Zdiff	Z0 single	90 Ω 대비
EMxAI Z0 계산기 (설계 파일에 기록된 값)	90.2 Ω	50.9 Ω	+0.2 %
IPC-2141 근사식	83.9 Ω	47.3 Ω	-6.8 % (±10 % 이내)


정리하면 Zdiff는 약 84~90 Ω이에요.

- 설계 파일에 기록된 값은 90 Ω이고, EMxAI Z0 계산기로 다시 계산해도 같게 나와요.
- IPC-2141 식은 W/h가 1.6처럼 클 때 Zdiff를 낮게 계산하는 경향이 있어서, 두 엔진 사이에 6 Ω 정도 차이가 납니다.
- 솔더마스크(10 μm)까지 넣으면 실제 값은 1~2 Ω 정도 더 낮아질 거예요.
- 정확한 기준값은 HFSS 2D나 field solver로 단면을 계산해서 정하는 것이 좋습니다. 파일에 정의된 TX_ACcap 영역의 wave port 결과를 쓰면 돼요.

※ TX 경로를 IC → 등간격 구간 → AC Cap 패드 → 커넥터 순서로 나누어 Zdiff가 어떻게 달라지는지는 블록다이어그램으로 보면 더 이해하기 쉬워요. 원하시면 요청해 주세요.

AC Cap 패드 구간의 임피던스 변화도 서로게이트 모델로 예측해 드릴까요?

- Claude에 연결된 AI 예측 모델(Surrogate Model) 활용



<https://www.emxai.net/web-tools/usb-ac-pad>

AC Cap 패드 구간의 임피던스 변화도 서로게이트 모델로 예측해줘

USB3 AC Capacitor PAD 통합 사용함, 로드된 도구

AC Cap 패드 구간 예측 (HFSS 서로게이트, 현재 설계 = Void 없음)

입력 조건: W 0.16 mm, S 0.15 mm, 0402 패드, C = 220 nF. ESR과 ESL은 0인 이상적인 커패시터로 가정했어요.

항목	결과
TDR Zdiff	선로 구간은 90.1 Ω이고, 패드 구간에서 82.3 Ω까지 떨어졌요 (-7.8 Ω, -8.6 %)
Sdd11	1.16 GHz에서 -23.5 dB, 5.66 GHz에서 -14.8 dB
Sdd21	5.66 GHz에서 -0.42 dB, 12.5 GHz에서 -0.70 dB

Zdiff가 떨어지는 이유는 패드 폭(0.62mm)이 선폭(0.16mm)보다 훨씬 넓기 때문이에요. 패드 아래로 In1 GND가 가까이 있어서 **용량성 불연속**이 생깁니다.

참고: Void를 넣으면 (두 패드를 덮는 크기, $V_x 1.72 \times V_y 0.56 \text{ mm}$)

항목	Void 없음	Void 있음
TDR Zdiff (최소값)	82.3 Ω	87.1 Ω
Sdd11 @ 4.5 GHz	-15.0 dB	-29.8 dB (약 15 dB 개선)
Sdd21 @ 4.5 GHz	-0.37 dB	-0.17 dB

결론

- 현재 Void가 없는 설계는 패드에서 약 8Ω 이 떨어져요. 그래서 Nyquist 주파수(5 GHz) 근처의 반사가 -15 dB 수준입니다.
- 패드 크기의 Void를 In1에 넣으면 Zdiff가 90Ω 가까이 회복돼요. 이 결과는 실습에서 "Void 효과"를 보여주는 데 좋은 예시가 됩니다.

• Claude에서 AI 예측 모델을 활용한 TX Line의 TDR특성 분석(Plot)

Zdiff변화를 TDR plot으로 보여줘.

명령 실행함, 파일 읽음, 파일 공유함

TDR plot을 만들었어요. AC Cap 패드 위치를 $t = 0$ 으로 놓고 그렸어요.

그래프에서 볼 점



- **현재 설계 (Void 없음, 빨간선):** 패드 구간에서 Zdiff가 $90.1\ \Omega$ 에서 $82.3\ \Omega$ 으로 $7.8\ \Omega$ 떨어져요. 패드가 넓어서 생기는 용량성 dip이고, $\pm 10\%$ 범위의 하한($81\ \Omega$)에 거의 닿습니다.
- **Void를 넣었을 때 (파란선):** dip이 $87.1\ \Omega$ 까지만 내려가요. 떨어지는 폭이 약 60% 줄어듭니다.
- **dip의 폭:** 약 $\pm 0.2\ \text{ns}$ 예요. 패드 자체보다는 TDR 상승시간($200\ \text{ps}$)이 폭을 정합니다.

⚠ 서로게이트 도구가 TDR 파형 전체가 아니라 최소값과 최대값만 돌려줘요. 그래서 이 곡선은 그 두 값과 $200\ \text{ps}$ 상승시간을 바탕으로 모양을 추정해서 그린 것입니다. 실제 파형의 모양, 예를 들어 dip 양쪽의 작은 오버슈트는 HFSS로 TDR을 해석해야 확인할 수 있어요.

Void 크기를 여러 단계로 바꿔 가며 dip이 어떻게 줄어드는지 비교해 드릴까요?

Usb3 accap tdr
이미지 · PNG

다운로드 및 열기



Schematic profile rebuilt from surrogate min/max Zdiff (educational trend model, not validated)

4) 최적화

• AI예측 모델을 이용한 최적화 → 자동 보고서 작성

※ ppt양식은 Skill에 지시

Zdiff를 최소화하는 설계 조건을 찾고, Void가 있는 경우 없는 경우를 비교하고, 설계 Guide가 포함된 ppt를 작성해줘.

'Zdiff 최소화'의 목표를 어떻게 잡을까요?

90Ω 대비 편차 최소 (Recommended)

PPT 용도와 분량은요?

교육용 4장

USB3 AC Capacitor PAD 통합 사용함, 5개 파일 읽음, 명령 5개 실행함

교육용 4장짜리 PPT를 EMxAI 템플릿으로 만들었어요. 선폭·간격(W·S) 9가지 조합과 Void 크기 14가지를 서로게이트 모델로 계산한 결과를 정리했습니다.

결론: Void를 $V_x 2.2 \times V_y 0.7 \text{ mm}$ 로 넣으면 패드 구간의 Zdiff 편차가 7.8Ω에서 0.6Ω으로 줄어요.

항목	Void 없음	최적 Void (2.2 × 0.7 mm)
TDR 최저 Zdiff	82.3 Ω	89.5 Ω
Sdd11 @ 1.6 GHz	-20.8 dB	-47.2 dB
Sdd11 @ 4.5 GHz	-15.0 dB	-25.9 dB

슬라이드 구성

1. **문제와 해석 조건:** TX 경로 평면도와 현재 값(82.3 Ω), 그리고 Zdiff가 떨어지는 이유
2. **W·S의 영향:** 선폭이 넓을수록 dip이 커지고, 간격이 넓을수록 작아져요. 다만 선로를 90 Ω으로 맞추려면 W·S를 바꿀 수 없어서, 실제로 조절할 수 있는 것은 Void뿐입니다.
3. **Void 최적화:** Void가 없을 때, 최적일 때, 너무 클 때의 TDR을 비교하고 Void 크기별 편차를 표로 정리했어요.
4. **설계 Guide 6항목:** Void를 $V_x 2.0 \sim 2.4, V_y 0.6 \sim 0.8 \text{ mm}$ 범위로 하면 편차가 1 Ω 이내예요. Void가 너무 크면 오히려 유도성 피크가 생겨서 +4.9 Ω까지 올라갑니다.

확인이 필요한 점

- **Void 정의:** $V_x \cdot V_y$ 는 서로게이트 모델이 정한 Void 크기를 그대로 썼어요. 패드 열 바깥 테두리 ($1.72 \times 0.56 \text{ mm}$)와 비교한 "약 1.3배"는 제가 나눠서 구한 비율입니다. 수업에서 쓰시기 전에 모델이 Void 크기를 어떻게 정의하는지와 맞는지 확인해 주세요.
- **10 GHz 이상 대역:** 12.5 GHz에서는 오히려 Void가 있을 때 Sdd11이 더 나빠요 (-9.8 dB, Void 없음은 -15.2 dB). Gen2 고조파 대역은 HFSS로 따로 확인해야 해서, Guide 6번 항목에 넣었습니다.
- **TDR 곡선:** 모델이 최소값과 최대값만 주기 때문에, 그 값을 바탕으로 모양을 추정해서 그린 그림이에요. 슬라이드에도 이 점을 적어 두었습니다.

※ Void 크기를 바꿀 때 dip(용량성)에서 피크(유도성)로 넘어가는 과정은 블록다이어그램으로 보면 이해하기 쉬워요. 원하시면 요청해 주세요.



Emxai usb3 accap void guide
프레젠테이션 · PPTX




Google Drive



• 보고서

USB TX AC Cap 패드: 문제와 해석 조건

TX 경로 평면도 (IC → AC Cap 220 nF → 커넥터)



단면: FCu 35 μ m | Prepreg FR-4 0.10 mm (lr 4.3) | In1.Cu GND → 선로 Zdiff 90 Ω

해석: HFSS 박스 세포게이트 (USB3_AC_Capacitor_PAD), 상충시간 200 ps, C 220 nF (ESR ESL 0 가정)

현재 설계 (Void 없음)

82.3 Ω

패드 구간 최저 Zdiff (90 Ω 대비 -8.6 %)

Sdd11 -15.0 dB @ 4.5 GHz


왜 멀어지나?

- 패드 폭 0.62 mm가 선폭 0.16 mm의 약 4배
- GND(In1)까지 0.1 mm → 패드에 큰 용량 C
- Z = $\sqrt{L/C}$, C가 커지면 Zdiff 하락 (용량성 dip)

1 / 4

선폭·간격(W·S)의 영향: Void 없음

패드 구간 최대 Zdiff 편차 | Δ Z| (Ω , 90 Ω 기준)



W 0.16 / S 0.15 (현재): 7.8 Ω

선폭 W가 넓을수록 dip 증가

W 0.22 mm는 S와 무관하게 10.0 이상 하락

간격 S를 넓히면 dip 감소

W 0.16, S 0.10 → 0.30에서 10.1 → 4.4 Ω

W 0.10은 반대로 오버슈트

S 0.2-0.3에서 +2~+4 Ω (유도성)


하지만 WS는 자유 변수가 아님

선로 90 Ω 조건(h 0.1 mm → W 0.16 / S 0.15)에 동일 → 실 무 조절 변수는 Void

2 / 4

Void 최적화: 있음 vs 없음 비교 (W 0.16 / S 0.15)

자동 TDR (상충시간 200 ps)



※ 서로게이트 min/max Zdiff의 상충시간으로 재구성한 개념 곡선

Void 크기별 최대 편차 | Δ Z| (Ω)

Vy W Vx (mm)	1.42	2.20	3.16
0.504	4.31	1.72	1.60
0.7	2.88	0.52 ★	3.22
0.9	1.38	1.47	4.90

★ 최적 2.2 x 0.7 mm | 확보된 dip(용량성), 크면 피크(유도성)

항목	Void 없음	최적 Void
TDR 최저 Zdiff	82.3 Ω	89.5 Ω
Sdd11 @ 1.6 GHz	-20.8 dB	-47.2 dB
Sdd11 @ 4.5 GHz	-15.0 dB	-25.9 dB
Sdd21 @ 4.5 GHz	-0.37 dB	-0.23 dB

편차 7.8 Ω → 0.6 Ω , Nyquist(5 GHz) 부근 반사 약 11 dB 개선

3 / 4

AC Cap 패드 설계 Guide

1

선로는 먼저 90 Ω 으로 고정

h 0.1 mm 스택업 → W 0.16 / S 0.15 mm, WS로 패드를 보상하지 않는다.

2

패드 아래 GND에 Void 적용

C1-C2 각각 아래, 칸과 평행, 최적 Vx 2.2(길이) x Vy 0.7 mm(폭) → 0402 편도(1.52 x 0.62)보다 약간 크게.

3

허울 장 안에서 설계

Vx 2.0~2.4, Vy 0.6~0.8 mm → TDR 편차 1 Ω 이내.

4

Void를 과하게 키우지 않는다

3.16 x 0.9 mm는 +4.9 Ω 유도성 피크(IP-N Void 사이 GND 0.2 mm만 남음), 줄수록 좋은 것이 아님.

5

Void 깊이와 기준면 확인

In1편 / In1-In2 제거에 따라 결과가 달라짐. 리턴 경로 연속성 점검.

6

고주파 대역 별도 확인

12.5 GHz에서는 Void 폭 Sdd11이 낙폭(-9.8 vs -15.2 dB), Gen2 고조파는 HFSS로 확인.

▲ 교육용 주세 모델 (HFSS 학습 24·평가 6 케이스, 독립 검증 전용). ESR-ESL 0 가정. 제조 현장 USB 규격 판단에는 쓰지 않고, 최종 값은 HFSS TX ACcap 영역 해석으로 확정.

4 / 4

Contents

2일차

0. 개요

1. AI·LLM이해와 생성형 AI발전

2. EMI/SI 기술 변화 및 AI 적용 예시

3. Agentic Workflow

4. Z0 계산기 제작과 AI 연결

5. Differential Signal Z0 분석


6. 기술 문서에서 Design Guide추출& DRC

7. PCB Design& Simulation (시연 실습)

8. 정리

AI로 PCB Layout Design


- Claude Work PCB Image 첨부하고 아래 프롬프트 입력(Claude 기준)



PC에 설치된 (C:\ProgramData\Microsoft\Windows\Start Menu\Programs\KiCad 10.0) KICAD로 PCB Layout을 그려줘.

※ Gemini는 오류 발생 방지를 위해 앞에서 진행한 프롬프트 참고하여 진행(KICAD 경로 필요없이, kicad_pcb제작 지시)





- 생성형 AI로 아래 PCB를 Design하세요.



PC에 설치된 (C:\ProgramData\Microsoft\Windows\Start Menu\Programs\KiCad 10.0) KICAD로 PCB Layout을 그려줘.

전송특성 분석

- 주파수 영역 및 시간 영역 분석 비교



신호전송 특성?

- . S-parameter Plot(s2p) 활용
- . Time Transient Simulation

1) 주파수 특성 분석

• 실습: S-parameter Plot

첨부 형식의 s2p 파일을 입력하면 S-parameter를 Plot하는 Web Code를 작성하고, 실습 진행(Gemini 활용)

드라이브

내 드라이브 > 동양미래대

이름 소유자 수정 날짜 파일 크기 정렬


microstrip_50ohm.kicad_pcb	나	9월 9일 나	5KB	
Itspice-circuit.zip	나	9월 9일 나	4KB	
skill-training-pptx.zip	나	9월 9일 나	18KB	
Case_04_Matched_Slit30x30_emxai_model.lib	나	9월 9일 나	13KB	
Case_01_Matched_NoSlit_emxai_model.lib	나	9월 9일 나	22KB	
Case_03_Narrower50_NoSlit.s2p	나	7월 18일 나	69KB	
Case_04_Matched_Slit30x30.s2p	나	7월 18일 나	69KB	
Case_02_Wider50_NoSlit.s2p	나	7월 18일 나	69KB	
Case_01_Matched_NoSlit.s2p	나	7월 18일 나	69KB	
Case_05_Notch_Stub15mm.s2p	나	7월 18일 나	69KB	

※ HFSS 해석 결과



2) Time Transient 특성 분석

Claude pro 중심 설명

- LT Spice 활용




• LT Spice설치



설치

- 클로드에 이미지와 아래 프롬프트 입력




첨부 2개의 spice(transmission line) 모델을 좌측(소스) Freq=50MHz, tr=100psec, Amplitude=3.3V, pulse train, 우측(종단) 50Ω 시리즈 저항을 연결하고 종단에 1MΩ을 연결하여 LTspice로 시뮬레이션하고 ppt로 보고서를 작성해줘.(두 전송선의 종단 파형 포함)

LTspice위치: C:\Users\hbpar\AppData\Local\Programs\ADI\Ltspice\Ltspice.exe

※ Spice Model 입력은 추후 진행

• 결과(1/2)



No Slit

최대 3.43 V

최소 -0.18 V

Slit 30×30

최대 4.88 V

최소 -1.63 V

슬릿 모델에서 상승·하강
후 리플이 여러 차례 반
복



• 결과(2/2)

측정 항목	No Slit	Slit 30×30
상승 구간 최대	3.43 V	4.88 V
3.3 V 기준 오버슈트	약 4.0%	약 47.8%
하강 구간 최소	−0.18 V	−1.63 V
High 평균, 8–10 ns	3.26 V	3.28 V
Low 평균, 18–20 ns	약 0 V	−0.03 V

두 S2P 데이터를 같은 차수로 피팅하고 수동성을 보정해 기존 No-slit 발산을 제거

※ Spice Model 활용

- HFSS Simulation을 통한 s2p 추출 결과 → Spice Model



Contents

2일차

0. 개요

1. AI·LLM이해와 생성형 AI발전

2. EMI/SI 기술 변화 및 AI 적용 예시

3. Agentic Workflow

4. Z0 계산기 제작과 AI 연결

5. Differential Signal Z0 분석


6. 기술 문서에서 Design Guide추출& DRC

7. PCB Design& Simulation (시연 실습)

8. 정리

1. 전자파 설계·분석 방법의 변화


기업: 전자파(EMI/SI) 설계·분석 방법의 변화



AI를 어디에, 어떻게 적용하여, 효과를 낼 지에 대한 구체적인 계획이 중요


• EMI/SI 업무 AX화

기존 방법




AX 화

반복 업무 ↓, 업무 일정 ↓




2. AX시대 엔지니어에게 요구되는 역량

- 엔지니어의 AI활용 역량 중요



작업 지시




AI와 일할 수 있는 환경구축

기술 업무 지식과 경험을 기반으로 한 문제정의 및 AI활용 역량

감사합니다!

• 간격에 따른 차동 임피던스 — 결합 강도

결합 없음 · 간격 넓은



$V_{diff} = V_+ - V_-$ 전압은 2배 ($2 \cdot V_0$)
 I_{diff} (+→→→+ 한 바퀴) 루프 전류 → 그대로 I (1배)

$Z_{diff} = V_{diff} / I_{diff} = 2 \times Z_0$
 각 선이 독립 → 전압만 2배 · 전류 1배

결합 발생 · 간격 좁음



- 옆 선의 전기장/자기장이 겹치기 시작
- 각 선 임피던스가 독립 Z_0 이 아니게 됨
- 반대극성 기준 값 = Z_{odd} 로 정의


$Z_{diff} = 2 \times Z_{odd}$
 옆 선 영향 반영 (가까울수록 $Z_{odd} \downarrow$)

간격 좁아짐 → 결합 발생 → 임피던스 기준 변화

$$Z_{diff} = 2 \times Z_0 \rightarrow Z_{diff} = 2 \times Z_{odd}$$

• 간격(S)에 따른 Zdiff 경향

정성적 경향



-----예시 경향입니다 (실측값 아님) — 간격이 좁을수록 Zdiff는 낮아지는 경향-----

💡 실습 연결: 다음 실습에서는 이 경향을 Colab 계산기로 직접 확인 — S값을 바꿔가며 Zdiff가 실제로 어떻게 변하는지 관찰합니다.

근사식(IPC-2141)과의 연결

$$Z_{diff} \approx 2 \times Z_0 \times (1 - 0.48 \times e^{(-0.96 \times S/H)})$$

- S/H 비율이 작아질수록(가까워질수록) 지수항이 커져 보정 계수가 작아짐
- 즉 근사식도 "간격이 좁을수록 Zdiff가 낮아진다"는 같은 경향을 반영
- Field Solver(정확) vs 근사식(실무)은 같은 물리를 다른 정밀도로 표현하는 것